Synkie control voltage inputs and video inputs should be interchangeable. We should be able to take a Siff signal as cv, or interpret control voltages as image dat… This means that from now on all modules should expect 0-1V on their cv inputs (or in some cases -1V to 1V can be meaningful…)

All CV inputs should be properly buffered as well, so that you won’t modify the signal if you feed it to multiple modules. And for the reason explained above, these buffers should be able to handle video frequencies, so high bandwidth op amps like the MAX4392ESA shall be used.

This is a proposition for how all control voltage inputs should be modeled from now on:

In SVN Repository

Additional CV-Inputs can be easily added to the mix…
Quite a bit more complicated than what we had so far, but tests with the upcoming new version of the comparator module have been very promising…

Austesten: Haben die VCA’s Mühe mit nicht-video signalen? Ev müsste man vor jedem Eingang einen Resyncer einbauen, damit der chip das gefühl hat mit einem normale videosignal zu tun zu haben?

Eigentlich macht die Architektur SyncSplitter-Resyncer keinen Sinn. Alle Quellen müssen sowieso extern (oder intern mit dem zukünftigen Delay Modul) synchronisiert sein. Resyncer und Aux-Output Module sollten die Sync-Signale vom globalen Genlock beziehen.

Oftmals ist es gar nicht nötig, Eingangssignale durch den Aux-In zu ziehen. Wir haben gesehen, dass man sauber gesynce Kameras direkt in Module reinpatchen kann. Wichtiger ist, dass der Resyncer die Signale sauber clippt.

Idee: Ein Genlock-In Modul, welches die nötigen digitalen Signale generiert (h-sync, v-sync etc… LM1881). Und irgendwie muss dasselbe Genlock signal auch zu dem Resyncer und den Aux-Output Modulen gelangen… Frage: Soll Genlock auf den Bus? Und wenn schon, gehört der Subcarrier auch auf den Bus. (4.43361875 Mhz, ca 70m Wellenlänge, könnte gehen?)